Ingénieur Vérification Fonctionnelle Uvm - Asic - IP - Soc H/F - DataCorp
- Biot - 06
- CDI
- DataCorp
Les missions du poste
Datacorp est une société de conseil en ingénierie spécialisée dans le consulting stratégique et opérationnel digital. Nous accompagnons nos clients dans leurs projets de transformation, en mettant l'accent sur la qualité et l'innovation.
Pourquoi nous rejoindre ?
- Rejoindre une équipe collaborative où l'innovation et la créativité sont valorisées.
- Travailler sur des projets variés et stimulants qui contribuent à votre développement professionnel.
- Opportunités de formation continue et d'évolution de carrière.
- Un environnement de travail agréable, avec un bon équilibre entre vie professionnelle et personnelle.Réaliser la vérification fonctionnelle avancée d'IP numériques complexes au sein d'une équipe ASIC/digital design, incluant la création d'environnements UVM, l'analyse de performances, ainsi que le support auprès de l'architecture et du design.
Contexte & Environnement
Projet au sein d'une équipe de conception numérique/ASIC.
Vérification d'IP de communication ou blocs digitaux complexes.
utilisation d'environnements UVM avancés.
Travail en autonomie, collaboration étroite avec les architectes, designers et équipes multi-sites.
Le profil recherché
Responsabilités principales
- Mettre à jour, améliorer et maintenir les testbenches UVM existants.
- Concevoir de nouveaux environnements de vérification conformes aux exigences système.
- Définir et structurer les plans de vérification en lien avec l'architecture.
- Développer du code UVM/SystemVerilog de haute qualité et optimisé.
- Créer des scénarios de test couvrant l'ensemble des fonctionnalités.
- Analyser les résultats, diagnostiquer les problèmes et proposer des solutions techniques.
- Assurer une couverture fonctionnelle complète et suivre son évolution.
- Rédiger les documents techniques : testbenches, plans de test, mapping exigences, rapports de couverture.
Compétences techniques indispensables
- Vérification numérique : 5+ années d'expérience
- Méthodologie UVM : 3+ années d'expérience
- Maîtrise SystemVerilog & Verilog
- Scripting : Shell, TCL
- Outils EDA (simulation, analyse de couverture)
- Versioning : Git, SVN
- Solide compréhension des architectures numériques (ASIC / IP / SoC)
Compétences appréciées
- Connaissance de protocoles de communication
- Expérience en Formal Verification (FV)
- Participation à des projets SoC/IP complexes
- Habitude de travailler en environnements multi-sites
Soft skills recherchés
- Très forte autonomie
- Bonnes compétences en analyse et résolution de problèmes
- Communication claire et efficace
- Organisation, rigueur documentaire et respect des processus
Formation
- Bac +5 en Électronique, Systèmes embarqués, Électrotechnique, Informatique industrielle ou équivalent.