Ingénieur Vérification de Conception H/F - LIP Tertiaire

Avec plus de 180 agences d'emploi spécialisées par domaine d'activité et réparties sur l'ensemble du territoire, le Groupe LIP Intérim et Recrutement propose toute l'année de nombreux postes en CDI, CDD et Intérim. Nos consultants se consacrent exclusivement au recrutement de professionnels du tertiaire, de l'ingénierie, des services, de la santé et du médical.
Pour accompagner la croissance de notre activité en Power Management et répondre aux besoins de nos clients en termes de densité, de consommation d'énergie et de fréquence de fonctionnement de leurs circuits intégrés, nous recherchons un Ingénieur Vérification IP.

En tant que membre d'une équipe pluridisciplinaire, vous participerez à la validation de produits visant à optimiser l'efficacité énergétique des circuits de nos clients, dans des domaines tels que l'Edge-IoT, l'automobile et le calcul haute performance (HPC).

Vous contribuerez à définir et mettre en oeuvre des stratégies de vérification efficaces permettant de réduire les temps de validation tout en maximisant la couverture, et ce afin d'atteindre les objectifs de performance et de consommation d'énergie.

Pour les IPs à destination du marché automobile, vous contribuerez à la vérification des exigences ISO 26262 et accompagnerez les concepteurs dans le choix des stratégies visant à améliorer la robustesse face aux fautes permanentes ou transitoires.Vérification :

En tant que référent de la vérification fonctionnelle et power-aware des produits, vous travaillerez en étroite collaboration avec les tech leads et les concepteurs afin de définir les objectifs et stratégies de vérification à partir des spécifications produits.

Définir le plan de vérification (méthodologie basée sur la couverture)

Estimer les coûts et les délais

Développer et déboguer un environnement de vérification avancé basé sur UVM

Développer la stratégie de couverture et les tests pour des IPs paramétrées (SystemVerilog)

Réaliser les vérifications fonctionnelles, de performance et de consommation

Identifier les blocs manquant de robustesse face aux fautes et proposer des mécanismes de sécurité adaptés

Assurer le support à l'équipe de conception tout au long du projet

Méthodologie :

Exploiter les dernières techniques, outils et technologies pour les activités de vérification

Contribuer à l'amélioration continue et à la maintenance de la méthodologie et du flot de vérification

Former et accompagner les membres de l'équipe impliqués dans les activités de vérification

Exécution de projet :

Apporter un support interne et des recommandations sur les activités liées à la vérification

Participer à l'évaluation, la mise en place et l'exécution des projets en collaboration étroite avec les tech leads, chefs de projet et autres membres de l'équipe.
Le poste est basé à Meylan

Vous avez un bonne maîtrise de la méthodologie UVM et êtes à l'aise dans des environnements de vérification complexes

Connaissance des techniques de couverture fonctionnelle, capacité à développer des stimulus dirigés et aléatoires contraints

Expérience en codage RTL (Verilog, SystemVerilog), lint, vérifications CDC/RDC

Connaissance des méthodologies low-power avec les standards UPF 2.0 / 2.1 et des outils de vérification statique associés

Maîtrise des outils EDA (Cadence, Mentor, Synopsys) couvrant l'ensemble du flot digital front-end

Bon niveau en scripting : Tcl, Shell, Perl, Python...

À l'aise dans des environnements Linux et Windows

Une expérience avec la vérification formelle via QuestaFormal est un plus

Une familiarité avec SVN, Git et JIRA est également un atout